

Schaltung zur Erzeugung eines oszillierenden Pegels

Die Erfindung dient der Herstellung von höheren Frequenzbereichen für Field Programmable Gate Arrays (FPGA).

Fachbereich:

Digitaltechnik

Stand der Entwicklung:

Machbarkeit geprüft

Schutzrechtssituation:

Patentanmeldung (DE)
DE 10 2017 129 804.5
[12/2017]

Angebot:

Verkauf
Lizenzierung
Entwicklungskooperation

Einleitung

Gegenstand der Erfindung sind Field-Programmable Gate Arrays (FPGAs). FPGAs sind wiederverwendbare programmierbare Siliziumchips und werden in Anwendungen zur Signalverarbeitung sowie Steuerung und Regelung genutzt. Mit Hilfe von vorgefertigten Logikblöcken können sie so programmiert werden, dass sie eine bestimmte Hardwarefunktion implementieren, ohne dass Schaltplatinen oder Lötkolben von Nöten sind.

Problemstellung

Allgemein sind solche Schaltungen synchron angeordnet und werden durch die auf dem Device untergebrachten Oszillatoren angetrieben. Die Grundlage für die Funktionsweise der Oszillatoren bilden Phasenregelschleifen (engl. Phase-locked loop, PLL). Auf aktuellen FPGAs sind Schaltungen verbaut, die mit Taktfrequenzen zwischen 400 und 800 MHz betrieben werden. Eine höhere Taktfrequenz ist konstruktionsbedingt nicht möglich, da diese nicht größer als die der genutzten PLLs sein kann. Die Obergrenze der Taktfrequenz stellt sich explizit dann als besonders nachteilig dar, wenn eine große Schaltung mit Hilfe von einer Vielzahl kleiner, eigenständig arbeitender Schaltungen dargestellt wird, da hierbei keine ausreichende Anzahl an Oszillatoren vorhanden ist. Auch geht aus dem bekannten Wissensstand hervor, dass die Anzahl an Logikelementen (ungerade und mindestens drei) vorgeschrieben ist, damit Schwingungen erzeugt werden können.

Innovation

Mit Hilfe der vorliegenden Erfindung kann nun eine Schaltung hergestellt werden, mit derer einzelne Logikelemente zum Schwingen angeregt werden können. Realisiert wird dies, indem das Logikelement nicht aus einem einzelnen Gatter, sondern aus einem Baum von Multiplexern besteht. Um die Funktionalität zu gewährleisten, wird an den Eingang des ersten Multiplexers ein konstanter Logikpegel (also 0 oder 1) angelegt. Als Steuereingänge der Multiplexer fungieren wiederum die der Logikelemente. Aufgrund dieser Struktur kommt es zu einer hinreichend großen Anzahl an Umladung, wodurch die Schaltung zu Schwingen angeregt wird. Mit Hilfe dieses Aufbaus ist es zudem möglich, Frequenzen von bis zu 4 GHz zu erzeugen, woraus sich wiederum neue Anwendungsgebiete ergeben. Diese innovative Anordnung und Struktur der Beschaltung stellt somit eine erfindungsgemäße Neuheit dar.

Nutzen – Vorteile – Besonderheiten

- Erzeugung eines oszillierenden Pegels zur Herstellung von höheren Frequenzbereichen für FPGA

Universität Rostock Service GmbH

+49 (0)381 498-9803
patente-vvb@uni-rostock.de
www.verwertungsverbund-mv.de

Postadresse:
Universität Rostock Service
GmbH
18051 Rostock